- 相關(guān)推薦
基于FPGA的智能誤碼測試儀
摘要：誤碼儀是評估信道性能的基本測量儀器。先從誤碼儀的基本框圖入手，介紹其中各個功能模塊的作用；之后著重討論誤碼儀中關(guān)鍵模塊的實現(xiàn)方法；最后介紹誤碼儀的外圍附件和擴展能力。關(guān)鍵詞：誤碼儀 ＦＰＧＡ 位同步 鎖相環(huán) ｍ序列
在實際工作中，常常需要誤碼儀能測試多種信道。但是目前市面上所銷售的誤碼儀大多只能測試電信部門的標準通信信道，低速以一、二次群為主，高速可達ＳＤＨ信道速率；且價格昂貴、體積偏大，不能用于測試實際工作中大量存在的專用信道或自行架設的信道。這類信道多為水文監(jiān)測、氣象預報等特殊用途而設計，一般對傳輸系統(tǒng)的可靠性要求較高。
本文所介紹的智能誤碼儀在設計時特別考慮了這類信道的測試要求。它結(jié)合ＦＰＧＡ及單片機的結(jié)構(gòu)特點進行編程，可在較寬的速率范圍內(nèi)（１５０ｂｉｔ／ｓ～２．０４８Ｍｂｉｔ／ｓ）實現(xiàn)智能位同步和快速碼序列同步。用戶不僅可以從ＬＣＤ上了解信道的誤碼情況，還可以通過儀器與ＰＣ機連接，在個人電腦上看到某段時間內(nèi)的誤碼率折線圖和其它誤碼信息，并以此來了解系統(tǒng)的誤碼發(fā)生情況。為了便于在無人值守的情況下進行誤碼測試，該誤碼儀內(nèi)置了大容量的Ｅ２ＰＲＯＭ，可以保存被測系統(tǒng)最后４０００次的誤碼事件（包括時間及誤碼率大�。�。由于設計時采用了ＦＰＧＡ、單片機等大規(guī)模集成電路，該誤碼儀不僅體積小巧（采用貼片元件時僅香煙盒大�。�，而且成本低廉、功能強大，具有較高的實用價值和市場價值。
(范文先生網(wǎng)www.htc668.com收集整理)
１ 誤碼儀總體框圖及誤碼測試原理
１．１ 誤碼儀整體結(jié)構(gòu)
圖１是該誤碼儀的整體設計框圖。
ｍ序列發(fā)生模塊的主要功能是根據(jù)用戶的速率要求產(chǎn)生測試序列——ｍ序列。實際設計時，采用ＣＣＩＴＴ建議的用于低速數(shù)據(jù)傳輸設備測試誤碼的ｍ序列，其特征多項式為Ｘ９＋Ｘ５＋１，周期為５１２。在外部附件的支持下，它還可以進行多種碼型變換和調(diào)制解調(diào)。
位同步模塊的主要功能是從傳來的碼元中提取位同步信息——碼元時鐘?并將這一時鐘提供給本地序列同步模塊，以便在本地恢復出與測試序列同步的檢驗序列。
序列比較模塊用于比較檢驗序列與測試序列的一致性。通過比較就能知道經(jīng)過被測信道傳輸后測試序列中有多少碼元產(chǎn)生了錯誤，并以此評估被測信道的性能。由于ｍ序列是周期序列，所以測試序列與檢驗序列的比較必須在周期的同一位置開始進行（即同相）。這也是本地序列同步模塊的另一項重要功能。完成了序列比較后，序列比較模塊將實時地把傳輸?shù)目偞a元數(shù)和誤碼數(shù)傳送給單片機。
單片機是整個誤碼儀的核心，它根據(jù)用戶的選擇控制各模塊的正常工作，并根據(jù)各模塊提供的狀態(tài)向用戶發(fā)出誤碼事件、狀態(tài)告警、故障提示等信息。在加電時對ＦＰＧＡ進行配置也是單片機的一項重要任務。實際設計時選用了性價比極高的ＦＰＧＡ——Ａｌｔｅｒａ公司的ＦＬＥＸ１０Ｋ１０。該器件的配置文件有１５Ｋ字節(jié)，因此選用了大容量的通用單片機ＡＴ８９Ｃ５５。存儲器及時鐘為用戶查詢誤碼信息提供了方便，為了簡化電路設計，選用了Ｉ２Ｃ總線方式的Ｅ２ＰＲＯＭ（２４ＬＣ１２８）和專用時鐘芯片（ＰＣＦ８５６３）。
１．２ 主要模塊特點
在設計該誤碼儀時，根據(jù)ＦＰＧＡ的結(jié)構(gòu)特點進行編程，采用了獨特的算法，使該誤碼儀中位同步模塊和本地序列同步模塊具有較強的智能處理能力。
位同步模塊可自適應地提取并跟蹤位同步時鐘。由于誤碼儀需要對多種非標準信道進行測試，因此它必須能在較寬的速率范圍內(nèi)工作。在位同步模塊中采用了新型數(shù)字鎖相算法，使該誤碼儀能在不知道發(fā)端發(fā)送速率的情況下對信號進行快速而準確的位同步處理。在單片機的配合下，還可向用戶提供無信號提示、失步告警等多種信息。
本地序列同步模塊可實現(xiàn)快速序列同步。完成位同步后，誤碼儀還需進行序列同步。為了減少序列同步的時間，設計了快速序列同步算法，使誤碼儀能在不知道發(fā)送端ｍ序列發(fā)生器初始狀態(tài)的情況下進行快速盲同步，并提供序列失步告警和序列失步后快速恢復功能。因此，該誤碼儀不僅可以用于對信道進行閉環(huán)測試，而且還能方便地進行開環(huán)測試。
１．３ 誤碼儀基本測試過程
ｍ序列發(fā)生模塊首先根據(jù)用戶的速率要求發(fā)送測試序列。該序列經(jīng)過被測信道傳輸后到達接收端，并送入位于ＦＰＧＡ內(nèi)的位同步模塊。位同步模塊恢復碼元時鐘成功后，會將這一時鐘送至其它模塊，并通知單片機位同步成功。其它模塊利用本地時鐘完成檢驗序列恢復、同步及比較，并由此得到誤碼信息：誤碼數(shù)和總碼數(shù)。該信息實時傳送給單片機后，單片機每隔１秒進行一次誤碼率的計算，并將具體日期、時間和誤碼率大小顯示在ＬＣＤ上。如果誤碼率大于０則認為發(fā)生了一次誤碼事件，單片機會將此事件發(fā)生的時間和誤碼率的大小記錄在儲存器內(nèi)，并通過ＲＳ２３２串口上傳至ＰＣ機。
２ 核心部分設計
ＦＰＧＡ中的位同步模塊和序列同步模塊是實現(xiàn)誤碼儀的關(guān)鍵。這兩個模塊設計得好壞直接影響著誤碼儀的整體性能。同時，誤碼儀智能能力的實現(xiàn)也離不開單片機的有效工作。
２．１ 位同步模塊
實際應用中，由于不同的被測信道采用不同的技術(shù)，因此其傳輸方式、傳輸速率、復雜程度都各不相同。這就要求誤碼儀中的位同步模塊具有較強的適應能力。一般常見的同步方法如插入導頻法、濾波法等都無法滿足信道多變的要求?５?。為此，根據(jù)數(shù)字鎖相環(huán)的基本原理并結(jié)合ＦＰＧＡ的結(jié)構(gòu)特點，研究了一種自適應的智能鎖相算法，該算法可使誤碼儀在較寬的速率范圍內(nèi)對信號時鐘進行智能提取和跟蹤，具有較高的實用價值。
圖２是該位同步模塊的結(jié)構(gòu)框圖。為了使接收端能快速、準確地提取碼元時鐘，發(fā)送端在發(fā)送ｍ序列前應先發(fā)送一定數(shù)量的０１０１序列（見圖３中的Ｓ１），其中“０”和“１”的寬度與單個碼元寬度相同。在接收端預先不知道信號單個碼元寬度（即碼元時鐘）的情況下，位同步模塊首先進行碼元寬度檢測。這一工作主要由碼元寬度計數(shù)器完成。該計數(shù)器在高速全局時鐘驅(qū)動下分別對信號中的“０”、“１”電平進行寬度計數(shù)。
由于發(fā)送的是０１０１序列，因此碼元寬度計數(shù)器的計數(shù)值Ｎ將保持在一定閾值范圍內(nèi)，這一Ｎ值表示了發(fā)來信號碼元寬度相當于Ｎ個全局時鐘寬度。由此，位同步模塊便獲得了發(fā)來信號的單個碼元寬度信息。之后，位同步模塊在傳輸信號的上升沿或下降沿啟動本地Ｎ計數(shù)器，產(chǎn)生與發(fā)端信號同頻的本地時鐘Ｓ２。Ｓ２經(jīng)過一個定值延時器延時Ｎｘ個全局時鐘寬度后，得到信號Ｓ３。Ｓ３與Ｓ１在鑒相器中進行異或門鑒相，其結(jié)果為Ｓ４。由圖３可見，若Ｓ４中高電平寬度等于Ｎｘ個全局時鐘寬度，則本地時鐘Ｓ２與發(fā)端時鐘Ｓ１同相。若Ｓ４中高電平寬度大于Ｎｘ，則本地時鐘滯后，反之則超前。由此得到了本地時鐘超前或滯后的信息�？刂破鞲鶕�(jù)這一信息對本地Ｎ計數(shù)器進行加、扣脈沖操作，使得本地時鐘與發(fā)端時鐘保持同相。
圖4 序列同步模塊框圖
在ｍ序列中，連０、連１的情況很多，為了防止鑒相器在此期間誤操作，設計了判別及控制電路，在信號出現(xiàn)連０或連１時使鑒相器不操作，讓本地Ｎ計數(shù)器始終以Ｎ為計數(shù)值計數(shù)。采用這種同步方法后，不僅誤碼儀同步適應范圍加寬，而且本地恢復時鐘的精度也僅與全局時鐘有關(guān)，而與發(fā)端信號速率無關(guān)。實際測試證實，在信號存在５０個連０時，位同步模塊仍能正常工作。
２．２ 序列同步模塊
前面已經(jīng)提到，ｍ序列是周期序列，測試序列和檢驗序列的比較應以周期內(nèi)的同一位置作為起點。因此，在序列比較前應首先進行序列同步。常見的序列同步方法有：滑動相關(guān)捕捉法、序列相關(guān)捕捉法、ＳＡＷ器件捕捉法等?６?。這些方法都是利用序列的相關(guān)特性進行同步的，存在著結(jié)構(gòu)復雜、同步時間較長等缺陷，不適合用ＦＰＧＡ實現(xiàn)。為了使誤碼儀能在不知道發(fā)送端序列發(fā)生器初始狀態(tài)的情況下進行快速盲同步，在實際設計中采用了開關(guān)門ｍ序列同步算法?７?。其原理框圖如圖４所示。
在初始狀態(tài)下，開關(guān)Ｋ置于Ｂ位置，發(fā)端送來的測試序列在完成位同步后移位送入寄存器ａｎ－１…ａ０。存滿后，開關(guān)Ｋ置于Ａ位置。寄存器ａｎ－１…ａ０和模二加法器在本地時鐘的驅(qū)動下產(chǎn)生出檢驗序列。由于ｍ序列的下一存儲器狀態(tài)組合僅取決于當前的狀態(tài)組合，因此，如果最初的９個接收碼元是正確的，則隨后產(chǎn)生的所有碼元都是與測試序列相同和同步的。之后，測試序列與檢驗序列需要進行一次相關(guān)比較，如在若干個（如５個）碼元周期內(nèi)其相關(guān)值超過閾值，則可認為兩序列同步，否則需要重新進行同步操作。
采用這一方法后，序列同步時間大大縮短，有利于進行快速測試。
２．３ 單片機軟件的設計
單片機在誤碼儀中承擔著控制核心的作用。其實際工作流程如圖５所示。
儀器加電復位后單片機首先配置ＦＰＧＡ。配置成功后，單片機等待用戶的鍵盤指令并確定測試模式和速率。根據(jù)用戶的選擇，單片機將及時地調(diào)整ＦＰＧＡ內(nèi)各模塊的工作參數(shù)。用戶選擇測試開始后，單片機首先檢測ＦＰＧＡ中位同步模塊是否工作正常。根據(jù)位同步模塊的工作情況，單片機可向用戶發(fā)出無信號及失步告警，提示用戶檢查線路。位同步成功后，單片機每隔１秒讀取一次誤碼數(shù)據(jù)并進行分析計算。若誤碼率大于０．５，則認為序列同步失敗，單片機要求序列同步模塊重新進行同步操作。若連續(xù)３秒同步無效，則認為位同步失效，單片機將發(fā)出失步告警，并提醒用戶發(fā)送端速率可能已改變或信道干擾嚴重。在此期間，誤碼率的顯示和存儲都不受影響。
在發(fā)生誤碼事件后，單片機會及時地通過Ｉ２Ｃ總線將其存儲于外部Ｅ２ＰＲＯＭ中，并及時上傳ＰＣ機。用戶可通過ＬＣＤ實時地了解誤碼測試情況，并在測試中隨時查詢存儲器中的誤碼信息。
３ 誤碼儀的擴展和再升級
智能誤碼儀的設計和開發(fā)面向的是多種傳輸信道。為了適應不同信道的傳輸方式，設計了大量的外部接口配件，每一種配件提供了不同的碼型變換（
ＨＤＢ３等）和信號調(diào)制解調(diào)方式（ＦＳＫ等）。用戶可以根據(jù)實際測試需要進行選擇。采用這種靈活的配置方式后，用戶不僅降低了使用成本，而且提高了測試的針對性。
為了提高該誤碼儀的再升級和可移植能力，選用了單片機和ＦＰＧＡ作為核心器件。其中ＦＰＧＡ采用模塊化的設計思想，其中的成熟模塊可被其它基于ＦＰＧＡ的系統(tǒng)或模塊調(diào)用。對于那些需要隨時測試信道誤碼而又不希望另外購買誤碼儀的用戶來說，將已設計好的測試模塊移植到自己的系統(tǒng)中將是一個不錯的選擇。同時，ＦＰＧＡ的正常運行需要對其進行正確的配置，不同的配置文件將使ＦＰＧＡ產(chǎn)生不同的工作效能。用戶通過下載最新的配置文件可以方便地實現(xiàn)系統(tǒng)的軟升級。
近幾年來，“虛擬儀器”技術(shù)逐漸成熟，讓ＰＣ機直接配置或部分控制ＦＰＧＡ不僅可以減輕單片機的工作負擔，而且可以通過修改ＰＣ機上的軟件實現(xiàn)對專用信道測試功能的優(yōu)化。本文所介紹的誤碼儀在開發(fā)時已注意在這方面留下足夠的拓展空間，只要開發(fā)出更為復雜的ＰＣ機客戶端服務程序，無需改動現(xiàn)有的設備就能實現(xiàn)在ＰＣ機上進行誤碼測試操作。
本文所介紹的智能誤碼儀采用大規(guī)�？删幊碳呻娐纷鳛楹诵�，具有體積小巧、成本低廉、性能優(yōu)異、可拓展能力強的特點。尤其是ＦＰＧＡ中的自適應位同步模塊和快速序列同步模塊設計獨特、功能完善，具有較高的應用價值。隨著該誤碼儀外部設備的不斷完善和改進，它將向更多的專業(yè)用戶提供更全面更優(yōu)質(zhì)的支持與服務。
【基于FPGA的智能誤碼測試儀】相關(guān)文章：
一種基于FPGA的誤碼性能測試方案08-06
基于FPGA的光柵尺信號智能接口模塊08-06
基于FPGA的快速傅立葉變換08-06
基于FPGA的高頻時鐘的分頻和分配設計08-06
基于FPGA的高速高精度頻率測量的研究08-06
基于FPGA的USB2.0控制器設計08-06
基于CPLD／FPGA的出租車計費器08-06