四虎成人免费视频,国产一级a作爱视频免费观9看,色五月丁香亚洲,亚洲欧美性爱在线视频,1000部黄片免费观看一区,国产亚洲性生活视频播放,三级黄色在线视频网站

現(xiàn)在位置:范文先生網(wǎng)>理工論文>電子通信論文>24位A/D轉(zhuǎn)換器CS5381及其在高速高精度數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

24位A/D轉(zhuǎn)換器CS5381及其在高速高精度數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

時(shí)間:2023-02-21 00:03:40 電子通信論文 我要投稿
  • 相關(guān)推薦

24位A/D轉(zhuǎn)換器CS5381及其在高速高精度數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

摘要:CS5381中Cirrus Logic公司生產(chǎn)的120dB、192kHz高性能立體聲24位∑-△ A/D變換器,文中介紹了CS5381的性能特點(diǎn)及其在高速高精度采集系統(tǒng)中的應(yīng)用,給出了由兩片AD5381和ASP、FP-GA及FIFO存儲(chǔ)器構(gòu)成的四通道并行數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法和測(cè)試結(jié)果,該系統(tǒng)在混場(chǎng)源電磁法接收機(jī)中已經(jīng)得到了很好的應(yīng)用。

    關(guān)鍵詞:CS5381;DSP;FPGA;并行數(shù)據(jù)采集系統(tǒng)

1 引言

在弱信號(hào)檢測(cè)儀器開(kāi)發(fā)過(guò)程中,選用高精度的A/D轉(zhuǎn)換芯片往往可以給設(shè)計(jì)帶來(lái)方便。一般情況下,在對(duì)寬頻帶弱信號(hào)進(jìn)行檢測(cè)時(shí),(范文先生網(wǎng)www.htc668.com收集整理)不僅要求ADC具有大動(dòng)態(tài)范圍,同時(shí)對(duì)ADC的采樣速率也提出了更高的要求。CS5381是目前市場(chǎng)上動(dòng)態(tài)范圍和采樣速率兩項(xiàng)指標(biāo)都很突出的一款24位ADC,它的推出為設(shè)計(jì)高速高精度采集系統(tǒng)提供了一個(gè)較好的解決方案。

2 CS5381的主要性能特點(diǎn)

CS5381是Cirrus Logic公司推出的120dB、192kHz高性能立體聲模數(shù)轉(zhuǎn)換芯片。該芯片采用24引腳TSSOP或SOIC封裝,其引腳排列如圖1所示。該芯片采用5V工作電源。它的內(nèi)部集成了一個(gè)可直接與5~2.5V邏輯電平接口的電平轉(zhuǎn)換器、一個(gè)可消除直流偏移量的高通濾波器、一個(gè)線性相位數(shù)字抗混疊濾波器和溢流監(jiān)測(cè)器。CS5381所具有的這些特性使其在高品質(zhì)音頻處理和精密測(cè)控等領(lǐng)域都得到了很好的應(yīng)用。

CS5381的主要性能特點(diǎn)如下:

●具有24位轉(zhuǎn)換精度;

●采樣速率可以達(dá)到192kHz;

●具有120dB動(dòng)態(tài)范圍;

●可工作于5V模擬電壓和3~5V邏輯電壓;

●兼容2.5~5V邏輯電平;

●帶有線性相位抗混疊濾波器;

●采用差動(dòng)模擬信號(hào)輸入方式;

●具有主、從兩種工作模式;

●內(nèi)置數(shù)字高通濾波器。

圖2

    CS5381使用起來(lái)非常方便,可工作在主、從兩種模式下。模式選擇可通過(guò)管腳2(M/ S)來(lái)進(jìn)行。當(dāng)M/ S引腳為高電平時(shí),CS5381工作在主模式(Master Mode),此時(shí)LRCK(其頻率等于采樣速率)和SCLK是輸出管腳;而當(dāng)M/ S為低電平時(shí),CS5381工作在從模式(Slave Mode),該模式下,LRCK和SCLK變成輸入管腳。如需改變CS5381的采樣率,只需控制芯片的MDIV、M0和M1這三個(gè)管腳的邏輯電平即可。表1所列是主時(shí)鐘為24.576MHz時(shí),不同控制方式時(shí)采樣速率的對(duì)照表。

表1 CS5381采樣率控制對(duì)照表

MDIV M1 M0 采樣速率(Hz) 1 0 0 48K 1 0 1 96K 1 1 0 192K 0/1 1 1 Reserved 0 1 0 384K

通常24位ADC都會(huì)產(chǎn)生一個(gè)微小的直流偏移,在CS5381內(nèi)部有一個(gè)數(shù)字高通濾波器,可以通過(guò)給管腳HPF提供一個(gè)低電平使該濾波器有效,這樣,芯片可以消除直流偏移。另外芯片還帶有溢流監(jiān)測(cè)器,當(dāng)模擬信號(hào)的輸入電壓幅度過(guò)大而致使ADC轉(zhuǎn)換溢出時(shí),相對(duì)應(yīng)的管腳LFV變低,因此,在該管腳與電源之間接一個(gè)發(fā)光二極管,就可以直觀地顯示出模擬輸入是否溢出,從而根據(jù)需要調(diào)整前端放大電路的增益。

CS5381的模擬信號(hào)為差動(dòng)輸入方式,因此,它的前端要有一個(gè)簡(jiǎn)單的模擬調(diào)理電路。CS5381的轉(zhuǎn)換結(jié)果是24位補(bǔ)碼形式的串行數(shù)據(jù),且左右通道交替輸出,可用LRCK的高低電平來(lái)進(jìn)行區(qū)分。輸出數(shù)據(jù)有兩種格式:左對(duì)齊和I2S。圖2是CS5381的兩種數(shù)據(jù)傳輸時(shí)序。

3 四通道并行采集系統(tǒng)的設(shè)計(jì)

圖3所示是一個(gè)四通道并行采集系統(tǒng)的整體框圖,該系統(tǒng)主要由TMS320VC33(以下簡(jiǎn)稱VC33)、兩片CS5381、一片FPGA(EPF10K10)和一個(gè)大容量FI-FO存儲(chǔ)器構(gòu)成。采集系統(tǒng)與主機(jī)的通訊采用USB接口。系統(tǒng)中的一片CS5381工作于主模式,另外一片則工作在從模式下,這樣可以保證兩片ADC工作時(shí)嚴(yán)格同步。
    在基于CS5381的采集系統(tǒng)中,如何實(shí)現(xiàn)CS5381與TMS320VC33的接口是一個(gè)關(guān)鍵問(wèn)題。具體的設(shè)計(jì)方案有兩種:其一,由于CS5381采用同步串行數(shù)據(jù)輸出方式,而TMS320VC33具有多通道緩沖串口(McBSP),因此,可以較為容易地實(shí)現(xiàn)二者的硬件連接。其二是通過(guò)CPLD/FPGA設(shè)計(jì)串并轉(zhuǎn)換電路,并把CS5381輸出的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù),然后由TMS320VC33通過(guò)擴(kuò)展IO對(duì)數(shù)據(jù)進(jìn)行讀取。這兩種方案相比,第一種方案比較簡(jiǎn)單,但系統(tǒng)要設(shè)計(jì)四個(gè)獨(dú)立的同步采集通道,并要使用兩片CS5381,而TMS320VC33只有一個(gè)McBSP,所以此方案無(wú)法采用。第二種方案實(shí)現(xiàn)起來(lái)相對(duì)比較麻煩,硬件成本也較大。它通過(guò)把每片CS5381的串行數(shù)據(jù)轉(zhuǎn)換成8位并行數(shù)據(jù)并經(jīng)FIFO緩存,然后由TMS320VC33通過(guò)中斷和DMA方式對(duì)四個(gè)通道的轉(zhuǎn)換數(shù)據(jù)進(jìn)行讀取。

串并轉(zhuǎn)換電路設(shè)計(jì)是CS5381和TMS320VC33接口電路的核心部分,它負(fù)責(zé)將CS5381輸出的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)并存儲(chǔ)在FIFO中,同時(shí)產(chǎn)生相應(yīng)的FIFO寫信號(hào)。具體設(shè)計(jì)時(shí),應(yīng)當(dāng)考慮以下三個(gè)問(wèn)題:

(1) 對(duì)于CS5381在左右通道的數(shù)據(jù),除了24位轉(zhuǎn)換結(jié)果數(shù)據(jù)外,還應(yīng)輸出一個(gè)8位的附加信息,因此,輸出一道數(shù)據(jù)時(shí),總共有32個(gè)時(shí)鐘輸出,而最后8位數(shù)據(jù)是無(wú)用的,這樣,就需要有一個(gè)禁止邏輯來(lái)防止8位附加數(shù)據(jù)也寫入到FIFO中。

    (2) 由于串行輸出時(shí)鐘SCLK在CS5381工作期間是一直存在的,因此,在啟動(dòng)和結(jié)束串并轉(zhuǎn)換時(shí),應(yīng)該有一個(gè)控制邏輯來(lái)使串并轉(zhuǎn)換電路只有在LR-CK的上升沿(或者下降沿)觸發(fā)下才能進(jìn)行數(shù)據(jù)轉(zhuǎn)換,以保證左右通道數(shù)據(jù)順序的確定性。

(3) 轉(zhuǎn)換電路要有使能控制,以便控制信號(hào)的采集時(shí)間。

4 測(cè)試結(jié)果

該采集系統(tǒng)利用標(biāo)準(zhǔn)信號(hào)源進(jìn)行正弦信號(hào)采集測(cè)試,下面是對(duì)兩種頻率的正弦信號(hào)進(jìn)行測(cè)試的結(jié)果分析。其中第一種測(cè)試結(jié)果如圖4所示。對(duì)于10kHz的正弦信號(hào),CS5381的主時(shí)鐘MCLK為24.576MHz、它具有64倍的過(guò)采樣率(采樣速率fs=MCLK/64=192kHz),采樣時(shí)間T為1ms。由采樣結(jié)果和功率譜可以看出:系統(tǒng)中的CS5381采樣數(shù)據(jù)在頻率域的動(dòng)態(tài)范圍在120dB以上。

圖5

    把系統(tǒng)采樣速率fs設(shè)置為384kHz時(shí),對(duì)75kHz正弦信號(hào)的采樣結(jié)果及功率譜估計(jì)如圖5所示,由采樣結(jié)果可以看出:CS5381可以在384kHz的采樣速率下對(duì)更高頻率的信號(hào)進(jìn)行采樣,但從功率譜可以看出,此時(shí)動(dòng)態(tài)范圍及信噪比都在80dB左右,可見(jiàn)采樣精度有較大幅度的降低。若要完成更高頻率信號(hào)的采樣,在對(duì)采樣精度要求不是特別高時(shí),可以考慮采用這種方式。

由此可以看出,由CS5381構(gòu)成的這種采集系統(tǒng)具有分辨率高、動(dòng)態(tài)范圍大等特點(diǎn),在混場(chǎng)源電磁法接收機(jī)中得到了很好的應(yīng)用,可以對(duì)帶寬為DC~75kHz、動(dòng)態(tài)范圍為120dB的電磁信號(hào)進(jìn)行高精度數(shù)據(jù)采集。


【24位A/D轉(zhuǎn)換器CS5381及其在高速高精度數(shù)據(jù)采集系統(tǒng)中的應(yīng)用】相關(guān)文章:

CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用08-06

VHDL在高速圖像采集系統(tǒng)中的應(yīng)用設(shè)計(jì)08-06

高精度AD轉(zhuǎn)換器LTC1606及其應(yīng)用08-06

CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中的應(yīng)用08-06

基于USB總線的高速數(shù)據(jù)采集系統(tǒng)08-06

ADS7844在低功耗數(shù)據(jù)采集系統(tǒng)中的應(yīng)用08-06

DMA結(jié)合McBSP在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用設(shè)計(jì)08-06

焊縫檢測(cè)系統(tǒng)中PCI總線高速數(shù)據(jù)采集卡的設(shè)計(jì)08-06

24位A/D轉(zhuǎn)換器LTC2400及其應(yīng)用08-06