采樣率為192kHz的24位AD轉(zhuǎn)換器CS5361原理及應(yīng)用

摘要：CS5361是CRYSTAL公司推出的192kHz采樣率、多位（24位）音頻Δ－ΣA/D轉(zhuǎn)換器，它具有雙通道輸入、采樣率高、動態(tài)范圍大等特點，非常適合于高端音響或其它領(lǐng)域的應(yīng)用。文中介紹了CS5361的主要特點、工作原理，并給出了它的典型應(yīng)用實例。
　　關(guān)鍵詞：AD轉(zhuǎn)換器；CS5361；采樣
　　
　　１ＣＳ５３６１的主要特性
　　
　�。茫樱担常叮笔牵茫遥伲樱裕粒坦�司推出的１１４ｄＢ、１９２ｋＨｚ數(shù)據(jù)輸出率的２４位Δ－Σ結(jié)構(gòu)音頻ＡＤ轉(zhuǎn)換器，其主要特性如下：
　　
　　●采用多位Δ－Σ結(jié)構(gòu)；
　　
　　●具有２４位轉(zhuǎn)換精度；
　　
　　●１１４ｄＢ動態(tài)范圍；
　　
　　●總諧波失真＋噪聲優(yōu)于－１０５ｄＢ；
　　
　　●系統(tǒng)采樣率高達１９２ｋＨｚ；
　　
　　●功耗小于１５０ｍＷ?
　　
　　●內(nèi)部帶有高通濾波電路或直流失調(diào)電壓標定電路；
　　
　　●內(nèi)帶線性相移數(shù)字抗混濾波器；
　　
　　●支持５Ｖ到２．５Ｖ邏輯電平；
　　
　　●采用差動輸入結(jié)構(gòu)；
　　
　　●具有溢出檢測功能；
　　
　　●采用２４腳ＳＯＩＣ或ＴＳＳＯＰ封裝形式。
　　
　　ＣＳ５３６１是供數(shù)字音頻系統(tǒng)使用的完整的模數(shù)轉(zhuǎn)換器，可完成采樣、模數(shù)轉(zhuǎn)換、抗混濾波等功能，并最終產(chǎn)生以串行模式輸出的、對應(yīng)于左右兩個輸入通道信號的２４位采樣數(shù)據(jù)，而且其最高數(shù)據(jù)輸出率可高達１９２ｋＨｚ。
　　
　　ＣＳ５３６１芯片采用具有優(yōu)良噪聲抑制能力的差動輸入結(jié)構(gòu)，并采用５階多位Δ－Σ調(diào)制器，同時帶有數(shù)字濾波器和抽樣器，從而避免了需要外部抗混濾波器的麻煩。
　　
　�。玻茫樱担常叮钡囊�腳排列及功能
　　
　�。茫樱担常叮辈捎茫玻茨_ＳＯＩＣ或ＴＳＳＯＰ封裝，引腳排列圖如圖１所示。芯片內(nèi)部結(jié)構(gòu)圖如圖２所示。各引腳的功能如下：
　　
　�。遥樱裕旱凸�耗模式選擇端，低電平有效；
　　
　　Ｍ／Ｓ：主、從模式選擇引腳，該腳為低電平時，芯片為從工作模式；
　　
　�。蹋遥茫耍涸摱丝捎糜跊Q定當(dāng)前串行數(shù)據(jù)屬于左通道還是右通道；
　　
　�。樱茫蹋耍捍�行移位時鐘端口；
　　
　�。停茫蹋耍赫{(diào)制器和數(shù)字濾波器的時鐘源；
　　
　　ＶＤ：芯片數(shù)字電源；
　　
　　ＧＮＤ：地參考，必須與模擬地相連；
　　
　�。郑蹋簲�(shù)字輸入輸出部分電源；
　　
　�。樱模希眨裕捍�行數(shù)據(jù)信號輸出端；
　　
　�。停模桑郑簳r鐘分頻端，該腳為高電平時，主時鐘被２分頻；
　　
　　ＨＰＦ：高通濾波器允許端，該腳為低電平時，高通濾波器工作；
　　
　　Ｉ２Ｓ／ＬＪ：數(shù)據(jù)輸出格式選擇端，該腳為高電平時，輸出格式為Ｉ２Ｓ，否則為左對齊輸出格式；
　　
　　Ｍ０、Ｍ１：操作模式選擇端；
　　
　　ＯＶＦＬ：左右通道溢出指示腳；
　　
　　ＡＩＮＬ＋，ＡＩＮＬ－，ＡＩＮＲ＋，ＡＩＮＲ－：分別為左右通道模擬信號的＋、－輸入端；
　　
　�。郑粒海�５Ｖ模擬電源輸入端；
　　
　　ＶＱ：內(nèi)部靜態(tài)參考電壓，使用時應(yīng)連接濾波器；
　　
　�。遥牛疲牵危模簝�(nèi)部采樣電路參考地；
　　
　　ＦＩＬＴ＋：內(nèi)部采樣電路參考電壓。
　　
　�。郴�本工作原理
　　
　�。茫樱担常叮鞭D(zhuǎn)換器工作時，應(yīng)根據(jù)工作的具體需要確定工作模式、操作模式、輸出格式、高通濾波模式等工作參數(shù)，下面分別介紹這些參數(shù)的意義及設(shè)置方式。
　　
　�。常�１操作模式及采樣率范圍選擇
　　
　�。茫樱担常叮鞭D(zhuǎn)換器的Ｍ１、Ｍ０引腳狀態(tài)可用于決定芯片的操作模式，通過設(shè)置適當(dāng)?shù)牟僮髂Ｊ剑�可使ＣＳ５３６１的輸出采樣率（ＦＳ）在２ｋＨｚ到１９２ｋＨｚ之間進行選擇。每種操作模式對應(yīng)的采樣率范圍如表１所列。
　　
　　表1工作模式與輸出采樣率范圍對應(yīng)表
　　
　　M1M0操作模式輸出采樣率范圍（kHz）00單速模式2～4801倍速模式48～9610四速模式96～19211保留---
　　對于每種操作模式，芯片的性能可能略有差異，例如，工作在單速模式時，ＣＳ５３６１的數(shù)字濾波器的通帶為０～０．４７ＦＳ，阻帶大于０．５８ＦＳ，阻帶衰減優(yōu)于９５ｄＢ，濾波器群延時為１２／ＦＳ（Ｓ）；工作在倍速模式時，ＣＳ５３６１的數(shù)字濾波器的通帶為０～０．４５ＦＳ，阻帶大于０．６８ＦＳ，阻帶衰減優(yōu)于９２ｄＢ，濾波器群延時為９／ＦＳ（Ｓ）；工作在四速模式時，ＣＳ５３６１的數(shù)字濾波器的通帶為０～０．２４ＦＳ，阻帶大于０．７８ＦＳ，阻帶衰減優(yōu)于９７ｄＢ，濾波器群延時為５／ＦＳ（Ｓ），因此，應(yīng)根據(jù)實際需要適當(dāng)選擇ＣＳ５３６１的操作模式。
　　
　�。常�２系統(tǒng)時鐘ＭＣＬＫ和ＭＤＩＶ狀態(tài)
　　
　　當(dāng)ＣＳ５３６１的操作模式確定后，系統(tǒng)時鐘和ＭＤＩＶ的狀態(tài)將決定具體的輸出采樣率（ＦＳ）、左右通道時鐘ＬＲＣＫ和串行移數(shù)時鐘頻率（ＳＣＬＫ）。
　　
　　對于單速模式，其采樣率范圍為２～４８ｋＨｚ，因此，當(dāng)ＭＤＩＶ為０時，ＭＣＬＫ的范圍應(yīng)為５１２ｋＨｚ～１２２８８ｋＨｚ；而當(dāng)ＭＤＩＶ為１時，ＭＣＬＫ的范圍應(yīng)為１０２４ｋＨｚ～２４５７６ｋＨｚ；
　　
　　對于倍速模式，采樣率范圍為４８～９６ｋＨｚ，故在ＭＤＩＶ為０時，ＭＣＬＫ的范圍應(yīng)為６１４４ｋＨｚ～１２２８８ｋＨｚ；為１時ＭＣＬＫ的范圍應(yīng)為１２２８８ｋＨｚ～２４５７６ｋＨｚ；
　　
　　對于四速模式，由于其采樣率范圍為９６～１９２ｋＨｚ?因此，當(dāng)ＭＤＩＶ為０時，ＭＣＬＫ的范圍應(yīng)為６１４４ｋＨｚ～１２２８８ｋＨｚ；而當(dāng)ＭＤＩＶ為１時，ＭＣＬＫ的范圍則應(yīng)為１２２８８ｋＨｚ～２４５７６ｋＨｚ。
　　
　�。常�３主從模式設(shè)置
　　
　　通過設(shè)置芯片的第２腳為高電平可使ＣＳ５３６１進入主模式，反之進入從模式。主從模式的區(qū)別在于進入主模式時，ＬＲＣＫ、ＳＣＬＫ為輸出信號?而在從模式時，ＬＲＣＫ、ＳＣＬＫ為輸入信號，并應(yīng)保證ＬＲＣＫ、ＳＣＬＫ與ＭＣＬＫ同步，同時應(yīng)使ＬＲＣＫ＝ＦＳ、ＳＣＬＫ＝６４ＦＳ，否則將影響器件性能的發(fā)揮。設(shè)計主從模式的目的在于，多片ＡＤＣ同步工作時，可以使其中的一片工作于主模式，其它工作于從模式，從模式ＡＤＣ的ＬＲＣＫ、ＳＣＬＫ來自于主模式的ＡＤＣ，這樣可保證多片ＡＤＣ的同步工作。
　　
　�。常�４高通濾波器和直流偏移標定
　　
　　由于ＣＳ５３６１轉(zhuǎn)換器內(nèi)部集成有數(shù)字高通濾波器。因此，可通過控制該芯片ＨＰＦ引腳的狀態(tài)來控制高通濾波器的工作狀況，具體的方法是：當(dāng)ＨＰＦ為０時，內(nèi)部高通濾波器將連續(xù)記錄通道內(nèi)的低頻信號，并從抽樣濾波器中濾除低于轉(zhuǎn)折頻率的低頻信號，從而實現(xiàn)高通濾波功能。此時高通濾波器的轉(zhuǎn)折頻率為１Ｈｚ，高通濾波器的建立時間為１０５／ＦＳ（ｓ）；而當(dāng)ＨＰＦ為１時，高通濾波器記錄的低頻信號被凍結(jié)，并連續(xù)地從抽樣濾波器中被扣除，從而實現(xiàn)直流偏移校正功能。與ＣＳ５３６１相連的模擬通道在工作時，可能會產(chǎn)生小的直流偏移，從而影響ＣＳ５３６１性能的發(fā)揮。因此，可以利用ＣＳ５３６１內(nèi)部集成的數(shù)字高通濾波器將直流偏移校正掉，現(xiàn)將其工作過程說明如下：
　　
　�。ǎ保╅_通高通濾波器，等待至少１０５／ＦＳ秒的時間以建立高通濾波功能；
　　
　�。ǎ玻└咄�濾波器建立后，禁止高通濾波器工作，凍結(jié)直流偏移值，此時芯片的輸出即為去掉直流偏移后的數(shù)據(jù)。
　　
　　應(yīng)當(dāng)說明的是：在此過程中，應(yīng)始終保持ＣＳ５３６１處在正常工作狀態(tài)。如果ＣＳ５３６１進入低功耗模式，那么高通濾波器中凍結(jié)的直流偏移值將被復(fù)位，此時若想實現(xiàn)直流偏移校正功能，則必須重復(fù)上述過程。
　　
　　圖3
　　
　　３．５數(shù)據(jù)輸出格式控制
　　
　�。茫樱担常叮钡臄�(shù)據(jù)輸出格式有左對齊格式和Ｉ２Ｓ格式。通過控制Ｉ２Ｓ／ＬＪ腳的狀態(tài)可以選擇數(shù)據(jù)的輸出格式。
　　
　　當(dāng)Ｉ２Ｓ／ＬＪ為０時，數(shù)據(jù)輸出格式為左對齊格式；當(dāng)Ｉ２Ｓ／ＬＪ為１時，數(shù)據(jù)輸出格式為Ｉ２Ｓ格式。兩種格式的時序圖如圖３所示。
　　
　�。磻�(yīng)用
　　
　　同其它高精度ＡＤ轉(zhuǎn)換器一樣，ＣＳ５３６１在實際應(yīng)用時，也應(yīng)特別注意地線和電源線的布線。設(shè)計時必須為ＶＡ和ＶＬ提供干凈的電源，當(dāng)用ＶＤ給ＣＳ５３６１內(nèi)部的數(shù)字濾波器供電時，可以通過一個電阻從ＶＡ上獲取，也可以直接與系統(tǒng)的邏輯電源相連。而如果ＶＤ從ＶＡ上獲取，則必須保證ＶＤ不再給其它數(shù)字電路供電。電源退耦電容必須盡可能靠近ＣＳ５３６１，而且應(yīng)使小容量的電容更靠近ＡＤＣ。所有信號，特別是時鐘信號必須遠離ＦＩＬＴ＋和ＶＱ引腳，接在ＦＩＬＴ＋和ＶＱ上的退耦電容必須放在與ＲＥＦＧＮＤ最近的位置。為了減小數(shù)字信號干擾，ＡＤＣ的數(shù)字輸出應(yīng)該只驅(qū)動ＣＭＯＳ輸入端。圖４是ＣＳ５３６１的典型應(yīng)用電路連接圖。
　　
　　由于ＡＤＣ只以有限頻率采樣模擬信號，因此，高于一定頻率的信號可能會引起假頻信號。另外，由于ＡＤＣ的輸入阻抗有限，因此，在輸入端還應(yīng)加一定帶寬的阻抗匹配電路，以改善ＡＤＣ的性能。
　　
　　由于ＡＤＣ參考電壓的源阻抗以及外部濾波電容的影響，系統(tǒng)上電后，必須經(jīng)過一段時間，參考電壓才能穩(wěn)定，因此，必須等待一段時間后才能得到準確的測量結(jié)果。另外在實際使用ＣＳ５３６１時，還有以下幾點需要注意：
　　
　�。ǎ保�ＣＳ５３６１內(nèi)部的數(shù)字濾波器為線性相移濾波器，因此應(yīng)根據(jù)這一特點對不同頻率信號的相位作出校正；
　　
　　（２）ＣＳ５３６１在開始工作時，由于要等待濾波器穩(wěn)定，因此在濾波器穩(wěn)定前可輸出２０００個左右的無效數(shù)據(jù)，無效數(shù)據(jù)的具體個數(shù)與操作模式有關(guān)，此點應(yīng)注意；
　　
　　（３）ＣＳ５３６１從ＭＣＬＫ穩(wěn)定到第一個數(shù)據(jù)出現(xiàn)，有一定的延時，延時大小與操作模式有關(guān)；
　　
　　（４）ＣＳ５３６１轉(zhuǎn)換器的四速模式和倍速模式時的信號帶寬幾乎完全一樣，所不同的是四速模式時的輸出采樣率更高一些，濾波器的通頻帶也更寬一些，因此在滿足采樣率要求的前提下，應(yīng)盡量采用低速操作模式，實際使用發(fā)現(xiàn)：ＣＳ５３６１在低速模式時的性能優(yōu)于高速模式。
　　
　�。ǎ担├�用ＣＳ５３６１的高通濾波器進行直流偏移校正時，它只是去除了做直流標定前通道所產(chǎn)生的直流偏移，而對于在采樣進行中產(chǎn)生的偏移，此功能不起作用。
　　
　�。ǎ叮�ＣＳ５３６１的數(shù)據(jù)接口時序在左對齊格式和Ｉ２Ｓ格式時有很大的差別，這一點在使用時應(yīng)引起足夠的重視。
　　
　　（７）ＣＳ５３６１通常以２的補碼格式交替連續(xù)輸出兩個通道的２４位采樣數(shù)據(jù)，其信號滿偏電壓有效值為２Ｖ，這一點對格式變換十分有用。
　　
　�。ǎ福�ＣＳ５３６１的兩個通道數(shù)據(jù)雖然是交替分時輸出，但同一組數(shù)據(jù)的采樣時刻卻是同步的，它們分別代表同一時刻的兩個通道模擬信號的值。

【采樣率為192kHz的24位AD轉(zhuǎn)換器CS5361原理及應(yīng)用】相關(guān)文章：

高精度AD轉(zhuǎn)換器LTC1606及其應(yīng)用08-06

高速DAC AD9712B/AD9713B的原理和應(yīng)用04-12

高性能VGA芯片AD8367原理及應(yīng)用08-06

電壓/頻率轉(zhuǎn)換器BG382的原理及應(yīng)用08-06

數(shù)模轉(zhuǎn)換器TQ6122的原理和應(yīng)用08-06

16位A/D轉(zhuǎn)換器MAX1166的原理及應(yīng)用08-06

低功耗24位模數(shù)轉(zhuǎn)換器AD778708-06

32通道16位D/A轉(zhuǎn)換器MAX5631的原理及應(yīng)用08-06

單片機與串行AD轉(zhuǎn)換器TLC0834的接口設(shè)計08-06